400
正文

一种基于锁相环梳状谱发生器的设计

摘要:针对传统模拟梳状谱发生器难以实现高平坦度、窄间距、灵活操控的缺陷,文中提出了一种基于锁相环机理实现梳状信号的新方式。该方法利用锁相环反馈回路的 N 分频器对压控振荡器输出的高频信号进行分频以得到脉冲宽度窄的脉冲信号,然后再令其通过滤波器得到满足目标带宽的高平坦度梳状谱信号。通过对分频器进行灵活编程控制可以得到不同间距的谱线,且不需要修改硬件电路设计。实验结果表明,这种基于锁相环机理及的梳状谱发生器所产生的谱线具备信号带宽大、幅度一致性高、间距可调、小型化、低功耗等优点。
关键词:梳状谱发生器;锁相环;信号带宽大;幅度一致性高;间距可调;小型化低功耗。
       梳状谱发生器是一种能够产生目标梳状频谱信号的电路系统组件,其谱线呈现梳子状。梳状谱在现代微波系统中有着广泛的应用,常应用于微波通信、EMC(Electro Magnetic Compatibility)测试、微波电子战等方面[1]。在电子侦测领域中,为消除固有误差,需要经常对仪器进行校准。采用梳状谱发生器同时产生多谱线频点进行校准可以缩短校准时间,满足仪器使用的实时性要求。在频率合成器中,利用梳状谱信号发生器所产生的各次谐波,通过频率合成可得到步进间隔很小、点数很多的稳定频率输出,可以很方便的用到雷达、通讯、测量遥控和仪器中[2-6]
       通信行业发展迅速,其对梳状谱发生器要求越来越高:信号所需的带宽越来越宽且信道间隔越来越窄。在幅度误差校准的应用场景下,对梳状谱幅度一致性的要求更加苛刻。而基于传统二极管等的模拟梳状谱发生器[7-11]难以满足目前的要求。本文提供了一种基于锁相环机理的高平坦度宽带梳状谱发生器实现方式,可以较好地解决上述问题。该发生器所产生的谱线具备信号带宽大、幅度一致性高、谱线间距细窄(可达到 kHz  级别),且同时具有可控、小型化、低功耗等优势。
一、基本原理及电路结构
       梳状谱的产生基本原理是在时域中产生一个周期性的细窄脉冲,在频域上经过傅里叶变换就可得到梳状谱线。脉冲的周期就是谱线的频率间隔的倒数,谱线幅度满足 Sa(nIIr)函数,其中 τ 为脉冲宽度T[12]。脉冲宽度会影响谱线的零点,而第一个零点决定能量主要分布。当脉冲宽度趋近无穷小,信号趋向于周期性的 δ 冲击函数,此时谱线幅度平坦度趋向于一致,不会出现衰落。
        锁相环(Phase Locked Loop,PLL)技术是一种负相位反馈技术,它通过比较输入信号和压控振荡器的输出信号的相位,取出与这两个信号的相位差成正比的电压作为误差电压来控制振荡器的频率, 最终使其与输入信号频率相等[13]。PLL 的基本结构如下图1 所示:锁相环电路由鉴相器(Phase Detector,PD)、环路滤波器(Loop Filter,LF)、压控振荡器(Voltage controlled Oscillator,VCO)、反馈回路 N分频器等基本部件组成。
       结合上述原理,本文提出了一种基于锁相环机理的梳状谱发生器实现方式,基于锁相环机理梳状谱发生器的工作原理是外部参考输入信号输入经过 R 分频器进行分频为鉴相器输入,通过程序控制使得 R 分频器的输出为梳状谱间隔频率;同时 VCO 输出频率经过 N 分频器反馈的回路频率也设定为梳状谱间隔频率为鉴相器的另一输入。当锁相环稳定锁定到高频时钟频率后,N 分频器的输出引出来即得到梳状谱信号,然后通过带通滤波器抑制带宽外不需要的信号得到最终输出梳状谱信号。其核心思想是利用锁相环反馈回路的N 分频器对高频时钟进行分频得到脉冲信号作为梳状谱信号。
二、硬件电路设计与实现
1、基于锁相环梳状谱电路设计
      本设计原理其中锁相环芯片采用Analog Devices 公司(ADI)的 ADF4356[14]。该芯片集成了锁相环中的鉴相器 PD、R 分频器、N 分频器及压控振荡器 VCO,而环路滤波器 LP 在芯片外部根据需求修改。ADF4356 芯片的 VCO 基频为 3 400 ~ 6 800 MHz,频率输出覆盖范围能满足高频时钟要求。而且,该芯片还具备一个特别的
MUXOUT 输出口功能,该输出口可以把 N 分频器输出引出芯片外,从而得到梳状谱输出信号,而后经过 LC 带通滤波器进行滤波得到最终的梳状谱信号输出。该芯片的功耗比大多数的锁相环芯片功耗都低,而且具备小体积的封装方式。
       在本设计中采用四阶椭圆滤波器结构的带通滤波器,其中心频率设置为 150 MHz。为了不恶化平坦度,此滤波器的带内波动确保在 0.5 dB 内;另一方面为了更好地抑制带外信号,滤波器带外抑制设计为 60 dBc。线性稳压芯片 LDO 主要为锁相芯片供电,同时减少了电源噪声,确保了锁相环能正常工作,同时不引入额外的相位噪声。
利用谱线间距进行频率锁定,最终梳状谱的间距取决于设定的鉴相频率,因此可以灵活进行间距调整。只要在电路设计上,控制程序对 R 分频器及N 分频器设定不同的值,就可以设定不同的鉴相器输入频率,即可达到改变梳状谱间距的功能,而不需要重新对硬件进行设计。
2、锁相环稳定高频时钟的仿真与设计
      从基本原理分析可道,由于利用锁相环可以方 便锁到高频范围,这样可以得到高频时钟信号;然 后该信号经过反馈支路的 N 分频器后,会得到时域上脉宽很窄的脉冲。准确来说,N 分频器的输出信号的脉冲宽度与时钟频率有关。时域上脉冲宽度越 窄,频域上梳状谱的零点越远,得到的谱线在宽带 范围内幅度一致性越高。相对于传统的利用二极管 模拟电路对参考信号进行倍频的方式,利用梳状谱 间距为鉴相频率锁定高频时钟的方式得到的梳状谱 信号具备宽带高平坦的优点。故而,需要探索一个 时钟频率下限,以确保幅度一致性能达到需求。
   另一方面,出于实际锁相环本身的条件限制, 时钟频率上限并不能达到理想中无限高。主要的矛盾在于以下两点:(1)锁相环本身的输出频率受限于 VCO 技术,目前可实现的 VCO 器件输出频率都是有限的频率范围;(2)由于这种机理本身是通过较低梳状谱的间隔频率进行锁相至高频时钟。高的VCO 输出频率会导致环路的 N 值过高,引起相位噪声的恶化。而且,经实验发现,过高的 VCO 输出频率会对电路的稳定性有一定的影响。
        综上,为了平衡上述各方面的影响,同时达到设计要求的幅度一致性高的指标,需要进行仿真。 通过仿真的多次调整,如图1所示,时钟频率在 1GHz 时,幅度一致性就可达到在 100 MHz 信号带宽内幅度波动只有 0.1 dB 左右。因此时钟的下限频率是 1 GHz。考虑到芯片实际 VCO 的输出频率及上述的上限影响因素,最终合理的时钟频率设计为 3.4GHz。








图1 梳状谱发生器的频谱仿真曲线图
3、环路滤波电路设计
      PLL 电路的环路滤波器的功能是仅让鉴相器输出的电压中那些控制 VCO 振荡器频率的直流成分通过。因此,需要使用低通滤波器除去比较频率中 的交流纹波成分。另外,由于在 PLL 电路中使用负反馈技术,为了要构成稳定的结构,系统的相位裕 度量非常重要[15]
       一个 PLL 电路,如果它的相位裕度是正的,则是稳定的;如果相位裕度是负的,则是不稳定的。 相位裕度不仅表述了环路是否稳定,还给出了环路 阻尼的定性指标。阻尼值与相位裕度有对应关系, 而且阻尼值增大,对应的相位裕度也增大。考虑到 阻尼值 0.5 时是合理阻尼系数的粗略下界,所以一个 PLL 应当至少有 45°的相位裕度,最好是 60°或者更大[16]。
       由于设计中采用较低的梳状谱频率间隔进行锁 相至高频时钟,电路稳定性问题较为明显,故而需要合理设计环路滤波来确保系统的稳定性。一般环路滤波器分为有源和无源滤波器两种类型,本文采取无源三阶低通滤波器类型,环路滤波器取值滤波器的环路带宽为 10 kHz,相位裕度设计为 60°。
       同时,利用 ADI 公司提供的锁相环仿真软件ADI sim PLL 对环路滤波器的闭环增益进行仿真, 得到数据后绘制曲线如图 2所示。可以看出滤波器的带宽在约 10 kHz 时,相位响应约 60°。









图2环路滤波闭环增益仿真曲线图
3、电路实现及测试结果分析
      为验证梳状谱发生器的性能,根据上述方案设 计的电路实验板如图 3所示。








图3梳状谱发生器电路实验板
       本次测试采用信号源为梳状谱发生器电路提供100 MHz 输入信号,频谱分析仪作为输出信号分析设备。
       测试实施中,参考信号为 100 MHz,经过锁相环芯片参考输入口进入。程序上把芯片内部的 R 分频器值设置为200,即经过 R 分频器后可得到频率为 500 kHz 的参考信号。令其为芯片内的鉴相器一端输入,同时把反馈支路的 N 分频器设置为 6 800, 即预设要锁定的高频时钟频率为 3 400 MHz。等环路稳定锁定后,通过程序把 MUXOUT 的功能设置为 N 分频器输出,即可得到谱线间隔为 500 kHz 梳状谱信号。
       梳状谱发生器在实际测试中得到的测试曲线如图 4所示。图4 测试结果是在 80 MHz 的带宽范围条件下,输出信号的谱线曲线。








图4 80 MHz 的带宽条件下的频谱曲线
       从图中 4可以看出,所得的梳状谱线幅度一致性很高。进一步调整频谱仪,并把频谱仪的幅度刻度设置每格为 1 dB。如图 5所示,可以看到在 60MHz 带宽范围内,随着频率的增加,幅值整体上是递减的,这与仿真规律符合。然而,与仿真曲线相 比,幅度波动恶化速度要快一些,而且呈现锯齿状, 与仿真的单调递减下降不同。其中幅度波动恶化加 速现象的原因是由于芯片集成的分频器引起的,经 过对芯片集成分频器工作原理查证,得知内部分频 器并不是直接对反馈时钟分频,而是先经过一个预 分频器 P。经过 P 分频器,预设的 3400 MHz 时钟先被四分频后只有 850 MHz,真正的时钟频率稍微低于仿真值(1 GHz)。锯齿状现象原因可能是由于测量端口不匹配导致。








图5幅值刻度精细下的频谱曲线
再进一步调整频谱仪得到测试如图 6所示,可以看到梳状谱的间距实 500 kHz,实现了程序预设的谱线间距。






图6 频率间距测试曲线
四、结束语
       本文结合了梳状谱发生器的基本原理及锁相环 机理后,提出了一种基于锁相环机理实现梳状信号的新方式。文中对此方式产生梳状谱信号的机理进行了阐述,并根据原理进行了设计、仿真及硬件验证。结果表明,基于锁相环机理所产生的梳状谱信号具备信号带宽大、幅度一致性高、间距细窄可调、小型化等优点。这些优势使其在微波通信、EMC 测试、微波电子侦测等领域具有良好的应用前景。 本文提出的基于锁相环机理方式产生可进一步研究, 以提高谱线的相位噪声。随着数字化不断发展,未来梳状谱发生器的研究趋势走向全数字化领域,通过直接数字合成,再经过数模转换得到梳状谱信号。直接数字合成,可以精确控制每根谱线的幅度,达到高度一致性,并提高可移植性。
参考文献:
1、Harris F J,Dick C,Rice M.Digital receivers and transmitters using polyphase filter banks for wireless communications[J].IEEE  Transactions  on Communication,2003(4):1395-1412.
2、郑博仁.0.2~18 GHz 梳状谱信号发生器研究[D].成都:电子科技大学,2005.
Zheng Boren.Research of 0.2~18 GHz comb spectrum signal generator[D].Chengdu:University of Electronic Science and Technology of China,2005.
3、费元春.固态倍频[M].北京:高等教育出版社,1985.Fei Yuanchun.Solid state frequency multiplier[M].Beijing: Higher Education Press,1985.
4、Jian Zhang,AV Raisanen.Computer-aided design of step recovery diode frequency multipliers[J].IEEE Transactions on Microwave Theory and Techniques, 1996,44(12):2612-2616.
5、Han J W,Miao M,Nguyen C.Recent development of SRD- and FET-based sub-nanosecond pulse generators for ultra-wideband   communications[C].Honolulu:IEEE Topical Conference on Wireless Communication Technology,2003.
6、马国宁.多参数可调扩频信号源的设计[J].实验科学与技术,2006,4(1):5-7.Ma Guoning.Design of multi-parameter adjustable spread spectrum signal source[J].Experimental Science and Technology,2006,4(1):5-7.
7、赖寒昱,李光灿,杜勇.基于 ADS 仿真的梳状谱发生器的设计与实现[J].电子科技,2014,27(7):84-86.Lai Hanyu,Li Guangchan,Du Yong.Design and implementation of comb spectrum generator based on ADS simulation[J].Electronic Science and Technology,2014,27(7):84-86.
8、王朋,金森,霍现荣.基于ADS 的Ku 波段梳状谱发生器的设计[J].电子技术应用,2013,39(7):44-46,53.Wang Peng,Jin Shen,Huo Xianrong.Design of Ku-band comb spectrum generator based on ADS[J].Application of Electronic Technique,2013,39(7):44-46,53.
9、刘宇军,尹洪雁,刘扬,等.一种新型数字超宽带梳状谱信号 发 生 器 的 研 制 [J]. 科 学 技 术 与 工程,2016,16(5):161-164.Liu Yujun,Yi Hongyan,Liu Yang,et al.Development of a novel digital ultra-wideband comb spectrum signal generator[J].Science  Technology  and Engineering,2016,16(5):161-164.
10、Ameya M,Kurokawa S.High flatness log-scale comb-generator using FPGA-based arbitrary waveform generator for sub-30 MHz emission test systems[C].Shenzhen:Asia Pacific International Symposiumon Electromagnetic Compatibility,2016.
11、Ameya M,Ishii M,Kurokawa S.Digital comb-generator for validating sub-30 MHz radiated emission test system using   double-gapped     shielded   loop antenna[C].Washington DC:IEEE International Symposium on Electromagnetic Compatibility & Signal/powerIntegrity,2017.
12、于志华, 张长军. 梳状谱发生器的设计[J]. 电光系统,2014,3(1):12-15.Yu Zhihua,Zhang Changjun.Design of comb spectrum generator[J].Electronic and Electrooptical Systems, 2014,3(1):12-15.
13、陈邦媛.射频通信电路[M].2 版.北京:科学出版社,2013. Chen Bangyuan.Radio frequency communication circuit[M].Second Edition.Beijing:Science Press,2013.
14、Analog Devices.ADF43 datasheet[EB/OL].(2017-06-16)[2018-12-07] https://www.analog.com/media/en/technical-documentati on/data-sheets/ADF4356.pdf.
15、远坂俊昭.锁相环(PLL)电路设计与应用[M].何希才译 .北京:科学出版社, 2006.Toshiaki Takasaka.Phase-locked loop (PLL) circuit design and application[M].Translated by He Xicai.Beijing: Science Press,2006.
16、加德纳.锁相环技术[M].3 版.姚剑清,译.北京:人民邮电出版社,2007.Floyd M Gardner.Phaselock techniques[M].Third Edition. Translated by Yao Jianqing.Beijing:Posts and Telecom Press,2007.

热门期刊
0851-88507641
联系地址 贵州省遵义市红花岗区海尔大道34号 周一至周五 09:00-17:30
友情链接:

网站地图

版权所有 Copyright © 2018 轩睿期刊网期刊网 www.xrqkw.com. All Rights Reserved ,湘ICP备00000000号-2 如您在使用的过程中任何产品或技术性问题请反馈
QQ交谈 网页在线咨询

编辑
顾问

联系客服

企业QQ,一对一编辑辅导发稿
QQ交谈 网页在线咨询

服务时间

周一至周五
08:30-17:30

服务
热线

18685220838
24小时服务热线:0851-88507641

关注
我们

返回
顶部